(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-36888

(43)公開日 平成8年(1996)2月6日

大阪府門真市大字門真1006番地 松下電器

大阪府門真市大字門真1006番地 松下電器

(外2名)

産業株式会社内

産業株式会社内

長野 能久

(74)代理人 弁理士 小鍜治 明

| (51) Int.Cl. ⁶ | 識別記号 | 庁内整理番号 | FΙ | | | 技術表示箇所 |
|--|---------------------|---|--|------------------|-------------------|---------------|
| G11C 14/00 | | | • | | | • • |
| 11/22 | | | | | | |
| H01L 27/10 | 451 | | | | | |
| | | | G11C 1 | 1/ 34 | 352 A | |
| | | 7735-4M | H01L 27 | 7/ 10 | 651 | |
| | | 審查請求 | 未請求 請求項の | 数10 OL | (全 11 頁) | 最終頁に続く |
| (21)出願番号 | 特願平6-170844 | | (71)出願人 0 | 00005821 | | |
| (CI) DIRECTO TO THE CONTRACTOR OF THE CONTRACTOR | | | * ' | 公下電器産業4 | # | |
| (22)出顧日 平成6年(1994)7月22日 | | | The second secon | | 水以云社 大字門真1006都 | |
| (any triangle) | 1 22 0 1 (2002) 1) | . , ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, | | (72)発明者 平野 博茂 | | |
| | | | 1 | | 大字門真1006 | 作地 松下電器 |
| | | | 1 | 金業株式会社 | | 4 × 1 × 1 × 1 |
| | • | | | 五水~~~~ 11 | | |


(72)発明者

(54) 【発明の名称】 半導体メモリ装置

(57) 【要約】

【目的】 ビット線へのデータ読み出し電位を大きくする。

【構成】 本体メモリセルキャパシタ容量値Csとビット線BL0、/BL0間に読み出された電位差Vrとの関係から、電位差Vrは本体メモリセルキャパシタ容量値Csに対して最大値をもつ曲線で表される。Vrmはセンスアンプで正確に増幅できる読み出し可能最低電位差値を示している。このVrmと図の曲線の交点のうち本体メモリセルキャパシタ容量値の小さい方をCsl、本体メモリセルキャパシタ容量値の大きい方をCslとする。本体メモリセルキャパシタ容量の値CsはCslとCshとの間にあることが必要である。



【特許請求の範囲】

【請求項1】 増幅器に第1のビット線と前記第1のビ ット線と対になった第2のビット線が接続され、第1の MOSトランジスタに第1のワード線と第1の強誘電体 キャパシタと前記第1のビット線とが接続され、前記第 1の強誘電体キャパシタが第1のプレート電極に接続さ れ、前記第1のビット線と前記第2のビット線との間に 生じる電位差を所望の値にするように前記第1の強誘電 体キャパシタの容量が決定されることを特徴とする半導 体メモリ装置。

【請求項2】 前記電位差が前記増幅器によって正常に 増幅できる値であることを特徴とする請求項1記載の半 導体メモリ装置。

【請求項3】 前記容量が小さく設定されることを特徴 とする請求項2記載の半導体メモリ装置。

【請求項4】 増幅器に第1のビット線と前記第1のビ ット線と対になった第2のビット線が接続され、第1の MOSトランジスタに第1のワード線と第1の強誘電体 キャパシタと前記第1のビット線とが接続され、前記第 1の強誘電体キャパシタが第1のプレート電極に接続さ 20 れ、第2のMOSトランジスタが第2のワード線と第1 のキャパシタと前記第2のビット線とに接続され、前記 第1のキャパシタが第2のプレート電極に接続され、前 記第1の強誘電体キャパシタの論理電圧"H"で、かつ 前記第1のビット線へのデータ読み出し時の第1のビッ ト線電位と前記第1の強誘電体キャパシタの論理電圧

"L"で、かつ前記第1のビット線へのデータ読み出し 時の第2のビット線電位との電位差が第1の所望の値に なるように前記第1の強誘電体キャパシタの容量が決定 され、前記第1のキャパシタの前記第2のビット線への 30 データ読み出し時の第3のビット線電位が前記第1のビ ット線電位と前記第2のビット線電位との中間の第2の 所望の値の電位になるように前記第1のキャパシタの容 量が決定されることを特徴とする半導体メモリ装置。

【請求項5】 前記第1のキャパシタが強誘電体キャパ シタであることを特徴とする請求項4記載の半導体メモ リ装置。

【請求項6】 前記第1のキャパシタが前記第1の強誘 電体キャパシタと同程度の形状である強誘電体キャパシ タであることを特徴とする請求項4記載の半導体メモリ 40 装置。

【請求項7】 前記第1のキャパシタの前記第2のビッ ト線へのデータ読み出し時に前記第2のビット線の容量 に第1のビット線容量調整用容量が接続され前記第1の ビット線の容量より大きくなることを特徴とする請求項 4記載の半導体メモリ装置。

【請求項8】 前記第1のピット線容量調整用容量が強 誘電体キャパシタであることを特徴とする請求項7記載 の半導体メモリ装置。

【請求項9】

ト線へのデータ読み出し時に前記第2のビット線の容量 に第1のビット線容量調整用容量が切断され前記第1の ビット線の容量より小さくなることを特徴とする請求項 4記載の半導体メモリ装置。

【請求項10】 前記第1のビット線容量調整用容量が 強誘電体キャパシタであることを特徴とする請求項9記 載の半導体メモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体メモリ装置に関 するものである。

[0002]

【従来の技術】半導体メモリ装置では、半導体装置内に 形成されたキャパシタに電荷を蓄積し、その電荷の有無 によりデータを記憶する方式が主に用いられており(一 般にダイナミック方式メモリという。以下この方式のメ モリをDRAMと称す)、そのキャパシタには、従来、 シリコン酸化膜を絶縁膜として用いている。

【0003】近年、強誘電体材料をキャパシタの絶縁膜 に用いることにより、記憶データの不揮発性を実現しよ うとする半導体メモリ装置が考案されている。

【0004】以下、強誘電体材料を用いた従来の半導体 メモリ装置について説明する(米国特許第4.873.6 6 4 号明細書参照)。

【0005】図13は従来の半導体メモリ装置の回路構 成図、図14は従来の半導体メモリ装置の回路構成を示 す図13のセンスアンプ部90、96を示す図、図15 は従来の半導体メモリ装置の動作タイミングを示す図、 図16は従来の半導体メモリ装置のメモリセルキャパシ 夕の強誘電体のヒステリシス特性とメモリセルのデータ 読み出しを示す図である。

【0006】図において、Vr16はメモリセルのデー 夕読み出し電位差、11,12はビット線の寄生容量の 特性を示す線、A, B, D, E, M16, N16, O1 6, P16, Q16はメモリセルのデータ読み出しを示 す図中の点、80a~80dはメモリセル、81a~8 1 dはメモリセルトランジスタ、82,84はワード線 (WORD)、83a~83dは強誘電体膜を用いたメ モリセルキャパシタ、86、88、92、94はビット 線、90,96はセンスアンプ、98,100はセルプ レート電極 (PLATE)、102, 104, 106, 108はビット線プリチャージ用トランジスタ、φPR ECHARGEはビット線プリチャージ制御信号、ΦS ENSEはセンスアンプ制御信号、110、112はP チャネル型MOSトランジスタ、118,120はNチ ャネル型MOSトランジスタ、114、116は信号ノ ードである。

【0007】図13の従来の半導体メモリ装置の回路構 成は、センスアンプ90にビット線86、88が接続さ 前記第1のキャパシタの前記第2のビッ 50 れている。このビット線86、88に本体メモリセル8

0a. 80bが接続されている。本体メモリセル80a は、第1の本体メモリセルキャパシタ83aが第1のM OSトランジスタ81aを介してビット線86に接続さ れている。第2の本体メモリセルキャパシタ83aが第 2のMOSトランジスタ81aを介してピット線88に 接続されている。第1および第2のMOSトランジスタ 81 aのゲートはワード線82に接続され、第1および 第2の本体メモリセルキャパシタ83aの第1および第 2のMOSトランジスタ81aのソースに接続された第 1の電極とは反対の第2の電極はセルプレート電極98 10 に接続されている。本体メモリセル80b~80dにつ いても同様である。また、ビット線86、88は、ゲー トがビット線プリチャージ制御信号のPRECHARG EであるMOSトランジスタ106、108を介して接 地電圧に接続されている。また、センスアンプ90は、 図14に示すように、Nチャネル型MOSトランジスタ 118のソースが接地電圧に、ゲートが信号ノード11 6に、ドレインが信号ノード114にそれぞれ接続さ れ、Pチャネル型MOSトランジスタ110のソースが φPRECHARGEに接続されている。また、ゲート 20 が信号ノード116に、ドレインが信号ノード114に それぞれ接続され、Nチャネル型MOSトランジスタ1 20のソースが接地電圧に、ゲートが信号ノード114 に、ドレインが信号ノード116にそれぞれ接続され、 Pチャネル型MOSトランジスタ112のソースは ΦP RECHARGEに、ゲートが信号ノード114に、ド レインが信号ノード116にそれぞれ接続されている。 この図13の従来の半導体メモリ装置では、一つのメモ リセルが二つのメモリセルキャパシタと二つのMOSト ランジスタとで構成されている。この二つのメモリセル 30 キャパシタには逆論理電圧を書き込み、読み出し時には この二つのメモリセルキャパシタのそれぞれから読み出 された電位差をセンスアンプで増幅してデータを読み出

【0008】この従来の半導体メモリ装置の回路の動作について、図15の動作タイミング図と、図16のメモリセルキャパシタの強誘電体のヒステリシス特性とメモリセルのデータ読み出しを示す図を参照しながら説明する。

【0009】図16の強誘電体のヒステリシス特性図で、横軸がメモリセルキャパシタにかかる電界で縦軸がそのときの電荷を示している。強誘電体のキャパシタでは電界が0のときでも点B、点Eのように残留分極が残る。このように、電源がオフした後にも強誘電体のキャパシタに残った残留分極を不揮発性のデータとして利用し、不揮発性半導体メモリ装置を実現している。メモリセルのデータが"1"の場合、第1の本体メモリセルキャパシタは図16の点Bの状態であり、第2の本体メモリセルキャパシタは図16の点Eの状態である。メモリセルのデータが"0"である場合には、第1の本体メモ50

4

リセルキャパシタは図16の点Eの状態で、第2の本体 メモリセルキャパシタは図16の点Bの状態である。

【0010】ここで本体メモリセルのデータを読み出すために、初期状態として、ビット線86,88、ワード線82,84、セルプレート電極98、および、センスアンプ制御信号のSENSEは全て論理電圧 "L"であり、ビット線プリチャージ制御信号のPRECHARGEは論理電圧 "H"である。その後、ビット線プリチャージ制御信号のPRECHARGEを論理電圧 "L"とし、ビット線86,88をフローティング状態とする。次に、図15のように、ワード線82とセルプレート電極98を論理電圧 "H"とする。ここで、MOSトランジスタ81 aがオンする。このため、本体メモリセルキャパシタ83 aには電界がかかり、本体メモリセルキャパシタ83 aには電界がかかり、本体メモリセルトはット線86,88にデータが読み出される。

【0011】このときのビット線に読み出される電位差について図16を参照しながら説明する。図16に示されている線11、12はビット線86、88の寄生容量値で決まる傾きを持つ線である。容量値が小さくなると傾きの絶対値は小さくなる。読み出されるデータが

"1"のとき、ビット線86には第1の本体メモリセル キャパシタからデータが読み出され、図16の点Bの状 態から点〇16の状態となる。点〇16はメモリセルキ ャパシタに電界をかけたとき、点Bから点Dへ向かうヒ ステリシス曲線と、ワード線82とセルプレート電極9 8との論理電圧を"H"としたときに生じる電界の分だ け、点Bから横軸方向へ移動した点M16を通る線I1 との交点である。同様に、ビット線88には第2の本体 メモリセルキャパシタからデータが読み出され、図16 の点Eの状態から点P16の状態となる。点P16はメ モリセルキャパシタに電界がかかったとき、点Eから点 Dへ向かうヒステリシス曲線と、ワード線82とセルプ レート電極98との論理電圧を"H"としたときに生じ る電界の分だけ、点Eから横軸方向へ移動した点N16 を通る線12との交点である。ここで、ビット線86と ビット線88に読み出される電位差は、図16の点01 6と点P16との電界差であるVr16となる。読み出 されるデータが"0"のときも同様で、ビット線86と ビット線88の状態が逆になるだけで、読み出される電 位差はVr16である。次に、センスアンプ制御信号の SENSEを論理電圧"H"とし、ビット線86とビッ ト線88に読み出されたデータをセンスアンプ90で増 幅しデータを読み出す。このセンスアンプ90で増幅す ると、ビット線86の状態は点〇16から点Q16にな り、ビット線88の状態は点P16から点Dになる。次 に、データの再書き込み状態としてセルプレート電極9 8を論理電圧 "L" とする。このとき、図16におい て、ビット線86の状態は点Q16から点Aとなり、ビ ット線88の状態は点Dから点Eとなる。次に、ワード 線82とセンスアンプ制御信号 oSENSEとを論理電

ና

圧 "L"にする。その後、ビット線プリチャージ制御信号φPRECHARGEを論理電圧 "H"とし、ビット線86、88を論理電圧 "L"として初期状態とする。【0012】

【発明が解決しようとする課題】上記のような従来の構成の半導体メモリ装置では、図16において、ビット線の寄生容量値が小さくなると線11、12の傾きの絶対値が小さくなる。たとえばビット線の寄生容量値がほとんど0になると、点〇16の位置は点Bに近づき、点P16の位置は点Eに近づく。ビット線86とビット線8108とに生じる読み出し電位差Vr16は0に近づく。このためこの電位差をセンスアンプ90で正確に増幅することができなくなるという課題があった。また、同様にビット線寄生容量値がある一定の値であるとき強誘電体キャパシタの容量が小さすぎても大きすぎてもビット線88とに生じる読み出し電位差Vr16は小さくなり、この電位差をセンスアンプ90で正確に増幅することができなくなるという課題があった。

[0013].

【課題を解決するための手段】この課題を解決するため 20 に、本発明の半導体メモリ装置は、増幅器に第1のビット線と第1のビット線と対になった第2のビット線が接続され、第1のMOSトランジスタに第1のワード線と第1の強誘電体キャパシタと第1のビット線とが接続され、第1の強誘電体キャパシタが第1のプレート電極に接続され、第1のビット線と第2のビット線との間に生じる電位差を所望の値にするように第1の強誘電体キャパシタの容量が決定される。

【0014】また、電位差が増幅器によって正常に増幅できる値である。また、容量が小さく設定される。

【0015】また、増幅器に第1のピット線と第1のビ ット線と対になった第2のビット線が接続され、第1の MOSトランジスタに第1のワード線と第1の強誘電体 キャパシタと第1のビット線とが接続され、第1の強誘 電体キャパシタが第1のプレート電極に接続され、第2 のMOSトランジスタが第2のワード線と第1のキャパ シタと第2のビット線とに接続され、第1のキャパシタ が第2のプレート電極に接続され、第1の強誘電体キャ パシタの論理電圧 "H" で、かつ第1のビット線へのデ ータ読み出し時の第1のビット線電位と第1の強誘電体 40 キャパシタの論理電圧 "L" で、かつ第1のビット線へ のデータ読み出し時の第2のビット線電位との電位差が 第1の所望の値になるように第1の強誘電体キャパシタ の容量が決定され、第1のキャパシタの第2のビット線 へのデータ読み出し時の第3のビット線電位が第1のビ ット線電位と第2のビット線電位との中間の第2の所望 の値の電位になるように第1のキャパシタの容量が決定

【0016】また、第1のキャパシタが強誘電体キャパシタである。また、第1のキャパシタが第1の強誘電体 50

6

キャパシタと同程度の形状である強誘電体キャパシタである。

【0017】また、第1のキャパシタの第2のビット線へのデータ読み出し時に第2のビット線の容量に第1のビット線容量調整用容量が接続され第1のビット線の容量より大きくなる。

【0018】また、第1のビット線容量調整用容量が強誘電体キャパシタである。また、第1のキャパシタの第2のビット線へのデータ読み出し時に第2のビット線の容量に第1のビット線容量調整用容量が切断され第1のビット線の容量より小さくなる。

【0019】さらに、第1のビット線容量調整用容量が 強誘電体キャパシタである。

[0020]

【作用】上記のような構成および動作の半導体メモリ装置にすることにより、メモリセルのデータ読み出し電位差を大きくすることができ、読み出し時の誤動作がない半導体メモリ装置とすることができる。

[0021]

【実施例】本発明の半導体メモリ装置の第1の実施例について、図面を参照しながら説明する。図1は本発明の半導体メモリ装置の回路構成を示す図、図2は本発明の半導体メモリ装置の動作タイミングを示す図、図3~図5は本発明の半導体メモリ装置の第1の実施例の第1~第3の容量値のメモリセルキャパシタの強誘電体のヒステリシス特性とメモリセルのデータ読み出しを示す図である。

【0022】まず、図1の回路構成図について説明する。WL0~WL7はワード線、BL0, /BL0, BL1, /BL1はピット線、CP0~CP7はセルプレート電極、EQ101はピット線イコライズおよびプリチャージ制御信号、SAE100はセンスアンプ制御信号、VSSは接地電圧、SA0, SA1はセンスアンプ、Cs00~Cs17, Cs00B~Cs17Bは本体メモリセルキャパシタ、QnはNチャネル型MOSトランジスタである。

【0023】センスアンプSA0にビット線BL0、/BL0が、センスアンプSA1にビット線BL1、/BL1がそれぞれ接続されている。センスアンプSA0、SA1の動作はセンスアンプ制御信号SAE100によって制御される。本体メモリセルキャパシタCs00の第1の電極はNチャネル型MOSトランジスタQnを介してビット線BL0に接続されている。本体メモリセルキャパシタCs00の第2の電極はセルプレート電極CP0に接続されている。中の第2の電極はアンジスタQnを介してビット線/BL0に接続されており、本体メモリセルキャパシタCs00Bの第2の電極はセルプレート電極CP0に接続されている。同様に、本体メモリセルキャパシタCs01~Cs07のそれぞれの第1

7

の電極はNチャネル型MOSトランジスタQnを介して ビット線BL0に接続され、本体メモリセルキャパシタ Cs01~Сs07のそれぞれの第2の電極はそれぞれ セルプレート電極 CP1~CP7 に接続され、本体メモ リセルキャパシタCs01B~Cs07Bのそれぞれの 第1の電極はNチャネル型MOSトランジスタQnを介 してビット線/BL0に接続され、本体メモリセルキャ パシタCs01B~Cs07Bのそれぞれの第2の電極 はそれぞれセルプレート電極CP1~CP7に接続され ている。本体メモリセルキャパシタCs10~Cs1 7. Cs10B~Cs17Bについても同様に、ビット 線BL1, /BL1にデータが読み出されるように接続 されている。また、ビット線BL0、/BL0、および ビット線BL1、/BL1はビット線イコライズおよび プリチャージ制御信号EQ101によってイコライズお よびプリチャージされるように構成されている。ここで は、プリチャージ電位は接地電圧としている。

【0024】図3においてVr3はメモリセルのデータ 読み出し電位差、11、12はビット線容量の特性を示 す線、A、B、D、E、M3、N3、O3、P3、Q3 20 はメモリセルのデータ読み出しを示す図における点であ る。図3は従来と同様に強誘電体のヒステリシス特性図 で、横軸がメモリセルキャパシタにかかる電界で縦軸が そのときの電荷を示している。強誘電体のキャパシタで は電界がOのときでも点B、点Eのように残留分極が残 る。電源をオフレでも強誘電体のキャパシタに残った残 留分極を不揮発性のデータとして利用して、不揮発性半 導体メモリ装置を実現している。メモリセルのデータが "1"の場合、第1の本体メモリセルキャパシタは図3 の点Bの状態で、第2の本体メモリセルキャパシタは点 30 Eの状態である。メモリセルのデータが"0"の場合、 第1の本体メモリセルキャパシタは点Eの状態で、第2 の本体メモリセルキャパシタは点Bの状態である。

【0025】図4および図5も図3と同様で、Vr4~ Vr5はメモリセルのデータ読み出し電位差、A、B、D、E、M4、N4、O4、P4、Q4、M5、N5、O5、P5、Q5はメモリセルのデータ読み出しを示す 図における点である。本体メモリセルキャパシタの容量 は図3の場合が三つのうちではもっとも大きく、図4の 場合が次に大きく、図5の場合が三つのうちではもっと 40 も小さい。

【0026】ここでは、図3の場合について、本体メモリセルキャパシタCs00, Cs00Bのデータを読み出す方法について説明する。まず本体メモリセルのデータを読み出すために、初期状態として、ビット線BL0、/BL0、ワード線WL0~WL7、セルプレート電極CP0~CP7、および、センスアンプ制御信号SAE100を論理電圧"L"とし、ビット線プリチャージ制御信号EQ101は論理電圧"H"とする。その後、ビット線プリチャージ制御信号EQ101を論理電 50

圧"し"とすると、ビット線BL0、/BL0をフロー ティング状態となる。次に、ワード線WL0とセルプレ ート電極CPOを論理電圧 "H" とする。このとき、本 体メモリセルキャパシタCs00、Cs00Bに電界が かかる。このようにして本体メモリセルからBL0、/ BLOビット線にデータが読み出される。このときのビ ット線に読み出される電位差について、図3を参照しな がら説明する。線11、12はビット線BL0、/BL 0の寄生容量の値に依存した傾きを持つ。容量値が小さ くなると傾きの絶対値は小さくなる。読み出されるデー 夕が"1"のとき、ビット線BL0には本体メモリセル キャパシタCs00からデータが読み出され、図3の点 Bの状態から点O3の状態となる。点O3はメモリセル キャパシタに電界がかかったとき、点Bから点Dへ向か う強誘電体メモリセルキャパシタのヒステリシス曲線 と、ワード線WL0とセルプレート電極CP0とを論理 電圧 "H" としたときに生じる電界の分だけ点Bから横 軸方向へ移動した点M3を通る線l1との交点である。 同様に、ビット線/BLOには本体メモリセルキャパシ 夕Cs00Bからデータが読み出され、点Eの状態から 点P3の状態となる。点P3はメモリセルキャパシタに 電界がかかったとき、点Eから点Dへ向かうヒステリシ ス曲線と、ワード線WL0とセルプレート電極CP0と を論理電圧 "H" としたときに生じる電界の分だけ点E から横軸方向へ移動した点N3を通る線 12との交点で ある。ここで、ビット線BLO、/BLO間に読み出さ れる電位差は点O3と点P3の電界差であるVr3とな る。読み出されるデータが"0"のときも同様に、ビッ ト線BL0と同/BL0の状態が逆になるだけで、読み 出される電位差はVr3である。次に、センスアンプ制 御信号SAE100を論理電圧"H"とすると、ビット 線BL0、/BL0に読み出されたデータはセンスアン プSA0で増幅されて読み出される。センスアンプSA 0で増幅したとき、ビット線BL0の状態は点O3から 点Q3になり、ビット線/BL0の状態は点P3から点 Dになる。次に、データの再書き込み状態としてセルプ レート電極CP0を論理電圧"L"とする。このとき、 ビット線BL0の状態は点Q3から点Aとし、ビット線 /BL0の状態は点Dから点Eとなる。その後、ワード 線WL0とセンスアンプ制御信号SAE100とを論理 電圧"L"とする。その後、ビット線プリチャージ制御 信号EQ101を論理電圧 "H" とし、ビット線BL 0. /BL0を論理電圧 "L" として、初期状態にす る。この動作でビット線BL0、/BL0に読み出され た電位差Vr3はセンスアンプSA0で正確に増幅でき るだけの電位差でなければならない。これを満たすよう に本体メモリセルキャパシタ容量値(曲線ABDEA) を決定する。電位差Vr3ができるだけ大きくなるよう に本体メモリセルキャパシタ容量値を決定することによ り、センスアンプによるより正確で高速な増幅が可能と

20

なる。

【0027】図3~図5の本体メモリセルキャパシタ容 量値の場合、Vr3~Vr5のメモリセルのデータ読み 出し電位差はVr4が大きく、Vr3とVr5はVr4 より小さくなる。本体メモリセルキャパシタ容量値Cs とビット線BL0,/BL0間に読み出された電位差V rとの関係を示したものが図6である。この図6からわ かるように、電位差Vrは本体メモリセルキャパシタ容 量値Csに対して最大値をもつ曲線で表される。図6で Vrmはセンスアンプで正確に増幅できる読み出し可能 10 最低電位差値を示している。このVrmと図の曲線の交 点のうち本体メモリセルキャパシタ容量値の小さい方を Csl、本体メモリセルキャパシタ容量値の大きい方を Cshとする。この図より本体メモリセルキャパシタ容 量の値CsはCslとCshとの間にあることが必要で ある。本体メモリセルキャパシタ容量の値CsがCs 1, Csh間であれば、より小さな値を用いる方が本体 メモリセルキャパシタを構成する強誘電体膜の劣化が少 ない。また、本体メモリセルキャパシタの面積も小さく なり、高集積化される。

【0028】本発明の半導体メモリ装置の第2の実施例 について、図7の回路構成図と図8の動作タイミング 図、図9のメモリセルキャパシタの強誘電体のヒステリ シス特性とメモリセルのデータ読み出しを示す図を参照 しながら説明する。

【0029】第1の実施例が一つのメモリセルが二つの メモリセルキャパシタと二つのMOSトランジスタで構 成されているのに対して、第2の実施例が一つのメモリ セルが一つのメモリセルキャパシタと一つのMOSトラ ンジスタで構成されている点で異なる。

【0030】まず、図7に示した回路構成について説明 する。WL0~WL3はワード線、DWL0~DWL1。 はダミーワード線、BLO、/BLO、BL1、/BL 1はビット線、CPO、CP1はセルプレート電極、D CP0, DCP1はダミーセルプレート電極、EQ11 はビット線イコライズおよびプリチャージ制御信号、S AEO、SAE1はセンスアンプ制御信号、VSSは接 地電圧、SAO、SA1はセンスアンプ、Cs1~Cs 8は本体メモリセル強誘電体キャパシタ、Cd1~Cd 4はダミーメモリセル強誘電体キャパシタ、QnはNチ 40 ャネル型MOSトランジスタである。本体メモリセルは 本体メモリセル強誘電体キャパシタCs1~Cs8とワ ード線WL0~WL3がゲートに接続されたNチャネル 型MOSトランジスタQnで構成されている。本体メモ リセル強誘電体キャパシタCs1~Cs8の第1の電極 がNチャネル型MOSトランジスタQnのソースに接続 され、本体メモリセル強誘電体キャパシタCs1~Cs 8の第2の電極がセルプレート電極CP0、CP1に接 続されている。また、本体メモリセルを構成するNチャ ネル型MOSトランジスタQnのドレインはビット線B 50 10

LO, /BLO, BL1, /BL1に接続されている。 ダミーメモリセルも同様に、ダミーメモリセル強誘電体 キャパシタCd1~Cd4とダミーワード線DWL0~ DWL1がゲートに接続されたNチャネル型MOSトラ ンジスタQnとで構成されている。また、ダミーメモリ セル強誘電体キャパシタCd1~Cd4の第1の電極が Nチャネル型MOSトランジスタQnのソースに接続さ れ、ダミーメモリセル強誘電体キャパシタCd1~Cd 4の第2の電極がダミーセルプレート電極DCPO、D CP1に接続されている。また、ダミーメモリセルを構 成するNチャネル型MOSトランジスタQnのドレイン は、ビット線BLO, /BLO, BL1, /BL1に接 続されている。また、ビット線BLO、/BLO、およ び同BL1、/BL1は、それぞれセンスアンプSA 0, SA1に接続されている。センスアンプSA0, S A1は、それぞれセンスアンプ制御信号SAEO、SA E1で制御され、センスアンプ制御信号SAEO、SA E1が全て論理電圧"H"のとき動作する。また、ビッ ト線BLO, /BLO、および同BL1, /BL1は、 ゲートがビット線イコライズおよびプリチャージ制御信 号EQ11であるNチャネル型MOSトランジスタQn を介して接続される。ビット線BL0、/BL0、BL 1. /BL1のそれぞれは、ゲートがビット線イコライ ズおよびプリチャージ制御信号EQ11であるNチャネ ル型MOSトランジスタQnを介して接地電圧VSSに 接続されている。

【0031】次に、図8と図9において、本体メモリセ ルのデータを読み出すために、初期状態として、ワード 線WL0~WL3、ダミーワード線DWL0, DWL 1、セルプレート電極CP0、CP1、ダミーセルプレ ート電極DCP0, DCP1、センスアンプ制御信号S AEO、SAE1を論理電圧 "L" とし、ビット線イコ ライズおよびプリチャージ制御信号EQ11を論理電圧 "H"とし、ピット線を論理電圧 "L"とする。その 後、ビット線イコライズおよびプリチャージ制御信号E Q11を論理電圧 "L" とし、ビット線をフローティン グ状態とする。次に、本体メモリセルキャパシタCs2 のデータを読み出すために、ワード線WL-1、ダミーワ ード線DWL1、セルプレート電極CP0、およびダミ ーセルプレート電極DCP0の全てを論理電圧"H"と すると、ビット線BL0にダミーメモリセルのデータが 読み出され、ビット線/BLOに本体メモリセルのデー 夕が読み出される。このとき、本体メモリセルのデータ が"1"の場合、図9の点Bの状態から点O9の状態に なる。本体メモリセルのデータが"O"の場合、点Eの 状態から点P9の状態になり、ダミーメモリセルは点T 9の状態から点S9の状態になる。その後、センスアン プ制御信号SAE0を論理電圧"H"として、センスア ンプSA0を動作させると、ビット線BL0、/BL0 に読み出されたデータが増幅される。センスアンプを動 作させ、データが増幅された状態で、本体メモリセルのデータが"1"であれば、本体メモリセルは点O9の状態から点Q9の状態に、ダミーメモリセルは点S9の状態から点Dの状態になる。このとき、本体メモリセルのデータが"0"であれば、本体メモリセルは点P9の状態から点Dの状態に、ダミーメモリセルは点S9の状態から点Dの状態になる。

【0032】次に、セルプレート電極CP0を論理電圧 "L"とする。このとき、本体メモリセルのデータが "1"であれば、本体メモリセルは点Q9の状態から点 10 Aの状態に、ダミーメモリセルは点Dの状態を維持す る。本体メモリセルのデータが"0"であれば、本体メ モリセルは点Dの状態から点Eの状態に、ダミーメモリ セルは点T9の状態を維持する。ワード線WL1、ダミ ーワード線DWL1を論理電圧 "L"とする。このと き、本体メモリセルのデータが"1"であれば、本体メ モリセルは点Aの状態から点Aと点Bの間の状態に、ダ ミーメモリセルは点Dの状態から点Dと点T9の間の状 態となる。その後ダミーメモリセルは点T9の状態とす る。本体メモリセルのデータが"0"であれば、本体メ 20 モリセルは点Eの状態を維持し、ダミーメモリセルは点 T9を維持する。次に、ダミーセルプレート電極DCP 0を論理電圧 "L" とし、センスアンプ制御信号SAE 0を論理電圧 "L"とし、ビット線イコライズおよびプ リチャージ制御信号EQ11を論理電圧 "H" とし、ビ ット線を論理電圧"L"とする。

【0033】この第2の実施例において、ビット線の寄生容量値を傾きとしてもつ線11、12、13において、本体メモリセルのデータ"1"とデータ"0"の読み出し電位差Vr9がセンスアンプで正確に増幅できる30電位差の少なくとも2倍以上となるように、本体メモリセルキャパシタ容量値を決める。次に、ダミーメモリセルの容量値を決定するために、ダミーメモリセルの容量を示す線すなわち点D、S9、T9を通る線と、ワード線WL0とセルプレート電極CP0との論理電圧を

"H"とした直後に生じる電界の分だけ点T17から横軸方向へ移動した点R17を通る線13(線11,12を平行移動した線)との交点を点S9とする。このとき、点S9と点P9との電位差をV19、点S9と点O9との電位差をVh9とし、Vl9およびVh9がセン40スアンプで正確に増幅できるだけの電位差であるようにする。理想的にはV19=Vh9=Vr9/2とする。このようにして、本体メモリセルキャパシタ容量およびダミーメモリセルキャパシタ容量を決定することにより、センスアンプによって正確で高速な増幅が可能となる。ここでは、ダミーメモリセルキャパシタでもよい。

【0034】本発明の半導体メモリ装置の第3の実施例について、図10の回路構成図と図11の動作タイミング図を参照しながら説明する。

15

【0035】まず、図10の回路構成図について説明す る。この回路は、第3の実施例の回路に対して、ビット 線にスイッチング機能を有するMOSトランジスタを介 して容量を接続した構成である。WL0~WL3はワー ド線、DWL0~DWL1はダミーワード線、BL0、 /BLO、BL1、/BL1はビット線、CPO、CP 1はセルプレート電極、DCP0, DCP1はダミーセ ルプレート電極、EQ11はビット線イコライズおよび プリチャージ制御信号、S100、S101は制御信 号、V10は信号、SAE0、SAE1はセンスアンプ 制御信号、VSSは接地電圧、SA0、SA1はセンス アンプ、С s 1~С s 8 は本体メモリセル強誘電体キャ パシタ、Cd1~Cd4はダミーメモリセル強誘電体キ ャパシタ、Cb1~Cb4はビット線容量調整用容量、 QnはNチャネル型MOSトランジスタである。本体メ モリセルは本体メモリセル強誘電体キャパシタ С s 1~ Cs8とワード線WL0~WL3がゲートに接続された Nチャネル型MOSトランジスタQnで構成されてい る。本体メモリセル強誘電体キャパシタCs1~Cs8 の第1の電極がNチャネル型MOSトランジスタQnの ソースに接続され、本体メモリセル強誘電体キャパシタ Cs1~Cs8の第2の電極がセルプレート電極CP 0、CP1に接続されている。また、本体メモリセルを 構成するNチャネル型MOSトランジスタQnのドレイ ンはビット線BLO, /BLO, BL1, /BL1に接 続されている。ダミーメモリセルも同様に、ダミーメモ リセル強誘電体キャパシタCd1~Cd4とダミーワー ド線DWL0~DWL1がゲートに接続されたNチャネ ル型MOSトランジスタQnとで構成されている。ま た、ダミーメモリセル強誘電体キャパシタCd1~Cd 4の第1の電極がNチャネル型MOSトランジスタQn のソースに接続され、ダミーメモリセル強誘電体キャパ シタCd1~Cd4の第2の電極がダミーセルプレート 電極DCPO、DCP1に接続されている。また、ダミ ーメモリセルを構成するNチャネル型MOSトランジス タQnのドレインは、ビット線BLO, /BLO, BL 1, /BL1に接続されている。また、ビット線BL 0, /BLO、および同BL1, /BL1はそれぞれセ ンスアンプSAO、SA1に接続されている。センスア ンプSA0、SA1は、それぞれセンスアンプ制御信号 SAEO, SAE1で制御され、センスアンプ制御信号 SAEO、SAE1が全て論理電圧 "H" のとき動作す る。また、ビット線BL0、/BL0、および同BL 1, /BL1は、ゲートがビット線イコライズおよびプ リチャージ制御信号EQ11であるNチャネル型MOS トランジスタQnを介して接続される。ビット線BL 0. /BL0. BL1, /BL1のそれぞれはゲートが ビット線イコライズおよびプリチャージ制御信号EQ1 1であるNチャネル型MOSトランジスタQnを介して 接地電圧VSSに接続されている。ピット線BL0、/

10

BL0、BL1、/BL1にはゲートがそれぞれ信号S101、S100、S101、S100であるNチャネル型MOSトランジスタQnを介して容量Cb1、Cb2、Cb3、Cb4が接続され、それぞれの容量Cb1、Cb2、Cb3、Cb4のプレート電極が信号V10に接続されている。信号V10の電位は容量Cb1~Cb4が通常のキャパシタか、強誘電体膜を用いたキャパシタか、また強誘電体キャパシタの場合にはその使い方(ヒステリシス曲線のどの曲線部分を使うか)によって適当な電位を設定する。

【0036】次に、本体メモリセルのデータを読み出す ために、初期状態として、ワード線WLO~WL3、ダ ミーワード線DWL0, DWL1、セルプレート電極C PO、CP1、ダミーセルプレート電極DCP0、DC P1、センスアンプ制御信号SAEO, SAE1、制御 信号S100, S101を論理電圧 "L" とし、ビット 線イコライズおよびプリチャージ制御信号EQ11を論 理電圧"H"とし、ビット線を論理電圧"L"とする。 その後、ビット線イコライズおよびプリチャージ制御信 号EQ11を論理電圧 "L" とし、ビット線をフローテ 20 ィング状態とする。次に、本体メモリセルキャパシタC s 2のデータを読み出すために、ワード線WL1、ダミ ーワード線DWL1、セルプレート電極CP0、ダミー セルプレート電極DCP0、制御信号S101の全てを 論理電圧 "H"とすると、ビット線BLOにダミーメモ リセルのデータが読み出され、ビット線/BLOに本体 メモリセルのデータが読み出される。ここで、ダミーメ モリセルのデータが読み出されたビット線にビット線容 量調整用容量をつけ加え容量を大きくしているのは、ダ ミーメモリセルを本体メモリセルキャパシタと同程度の 30 ものを使用し、メモリセルのデータ"1"から読み出し たときに、適正なリファレンス電圧を得るためである。 このビット線容量調整用容量は強誘電体膜を用いても通 常のキャパシタでもよい。

【0037】本発明の半導体メモリ装置の第4の実施例について、図10の回路構成図と図12の動作タイミング図を参照しながら説明する。

【0038】まず、図10の回路構成図については第3の実施例と同様である。次に、本体メモリセルのデータを読み出すために、初期状態として、ワード線WL0~40WL3、ダミーワード線DWL0、DWL1、セルプレート電極CP0、CP1、ダミーセルプレート電極DCP0、DCP1、センスアンプ制御信号SAE0、SAE1を論理電圧"L"とし、ビット線イコライズおよびプリチャージ制御信号EQ11、制御信号S100、S101を論理電圧"H"とし、ビット線を論理電圧

"L"とする。その後、ピット線イコライズおよびプリチャージ制御信号EQ11を論理電圧 "L"とし、ピット線をフローティング状態とする。次に、本体メモリセルキャパシタCs2のデータを読み出すために、ワード 50

14

線WL1、ダミーワード線DWL1、セルブレート電極 CP0、ダミーセルブレート電極DCP0の全てを論理 電圧 "H"、制御信号S101を論理電圧 "L"とすると、ビット線BL0にダミーメモリセルのデータが読み出され、ビット線/BL0に本体メモリセルのデータが読み出される。ここで、ダミーメモリセルのデータが読み出されたビット線のビット線容量調整用容量を電気的に切断し容量を小さくしているのは、ダミーメモリセルを本体メモリセルキャパシタと同程度のものを使用し、メモリセルのデータ "0"から読み出したときに適正なリファレンス電圧を得るためである。このビット線容量調整用容量は強誘電体膜を用いても通常のキャパシタでもよい。

[0039]

【発明の効果】本発明のメモリセルキャパシタに強誘電体膜を用いた半導体メモリ装置によれば、ビット線の寄生容量値に応じて最適なメモリセル強誘電体キャパシタの容量値を設定することにより、メモリセルのデータ読み出し電位差を大きくすることができ、読み出し時の誤動作がない半導体メモリ装置とすることができる。

【図面の簡単な説明】

【図1】本発明の半導体メモリ装置の第1の実施例の回路構成を示す図

【図2】本発明の半導体メモリ装置の第1の実施例の動作タイミングを示す図

【図3】本発明の半導体メモリ装置の第1の実施例の第 1の容量値のメモリセルキャパシタの強誘電体のヒステ リシス特性とメモリセルのデータ読み出しを示す図

【図4】本発明の半導体メモリ装置の第1の実施例の第2の容量値のメモリセルキャパシタの強誘電体のヒステリシス特性とメモリセルのデータ読み出しを示す図

【図5】本発明の半導体メモリ装置の第1の実施例の第3の容量値のメモリセルキャパシタの強誘電体のヒステリシス特性とメモリセルのデータ読み出しを示す図

【図 6 】本発明の半導体メモリ装置の第1の実施例のメモリセルキャパシタの容量値とデータ読み出し電位差との関係図

【図7】本発明の半導体メモリ装置の第2の実施例の回路構成を示す図

【図8】本発明の半導体メモリ装置の第2の実施例の動作タイミングを示す図

【図9】本発明の半導体メモリ装置の第2の実施例のメモリセルキャパシタの強誘電体のヒステリシス特性とメモリセルのデータ読み出しを示す図

【図10】本発明の半導体メモリ装置の第3および第4の実施例の回路構成を示す図

【図11】本発明の半導体メモリ装置の第3の実施例の 動作タイミングを示す図

【図12】本発明の半導体メモリ装置の第4の実施例の 動作タイミングを示す図 【図13】従来の半導体メモリ装置の回路構成を示す図 【図14】従来の半導体メモリ装置の回路構成のセンス アンプ部を示す図

【図15】従来の半導体メモリ装置の動作タイミングを 示す図

【図16】従来の半導体メモリ装置のメモリセルキャパシタの強誘電体のヒステリシス特性とメモリセルのデータ読み出しを示す図

【符号の説明】

11~13 線

80a~80d メモリセル

81a~81d メモリセルトランジスタ

82 ワード線 (WORD)

83 a~83 d メモリセルキャパシタ

84 ワード線 (WORD)

86,88 ビット線

90 センスアンプ

92,94 ビット線

96 センスアンプ

98,100 セルプレート電極 (PLATE)

102, 104, 106, 108 ビット線プリチャージ用トランジスタ

110,112 Pチャネル型MOSトランジスタ

*114, 116 信号ノード

118,120 Nチャネル型MOSトランジスタ

16

BLO、/BLO、BL1、/BL1 ビット線

Cb1~Cb4 ビット線容量調整用容量

S100, S101, V10 制御信号

Csh、Csl 本体メモリセル容量値

Cd1~Cd4 ダミーメモリセルキャパシタ

CP0~CP7 セルプレート電極

Cs00~Cs17, Cs00B~Cs17B, Cs1

10 ~ C s 8 本体メモリセルキャパシタ

DCP0, DCP1 ダミーセルプレート電極

DWL0~DWL1 ダミーワード線

EQ11~EQ101 ビット線イコライズおよびプリ

チャージ制御信号

Qn Nチャネル型MOSトランジスタ

SA0, SA1 センスアンプ

SAE100, SAE101 センスアンプ制御信号

V19, Vh9, Vr3~Vr5, Vr16 電位差

Vrm 読み出し可能最低電位差値

VSS 接地電圧

WL0~WL7 ワード線


ΦPRECHARGE ビット線プリチャージ制御信号


φSENSE センスアンプ制御信号

【図1】


【図2】

【図3】









フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 27/108 21/8242